[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 > 감상문,독후감

본문 바로가기


감상문,독후감

[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계

페이지 정보

작성일18-03-14 15:22

본문




Download : [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계.hwp




여기에서 우리는 4bit ad

다.
3. theory

(1) Half Adder
단지 2 bit의 덧셈을 구현하는 회로를 half adder이라고 한다. N-bit adder로 확장하는 방식을 익혀 계층구조를 이해하고 VHDL의 PORT MAP 사용법을 익힌다.
`4-bit adder`
(5) 4 bit의 벡터 x, y와 carry in을 입력으로 갖고 4 bit의 벡터 s와 carry out을 출력으로하는 4 bit adder을 1bit adder 4개를 통해 설계한다.
설명
[공학][디지털,회로설계],1-Bit,Full,Adder를,통한,4-Bit,Full,Adder,설계,공학기술,레포트
[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계

[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계 , [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계공학기술레포트 , [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
순서






[공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계

Download : [공학][디지털 회로설계] 1-Bit Full Adder를 통한 4-Bit Full Adder 설계.hwp( 46 )





레포트/공학기술



[공학][디지털%20회로설계]%201-Bit%20Full%20Adder를%20통한%204-Bit%20Full%20Adder%20설계_hwp_01_.gif [공학][디지털%20회로설계]%201-Bit%20Full%20Adder를%20통한%204-Bit%20Full%20Adder%20설계_hwp_02_.gif [공학][디지털%20회로설계]%201-Bit%20Full%20Adder를%20통한%204-Bit%20Full%20Adder%20설계_hwp_03_.gif [공학][디지털%20회로설계]%201-Bit%20Full%20Adder를%20통한%204-Bit%20Full%20Adder%20설계_hwp_04_.gif [공학][디지털%20회로설계]%201-Bit%20Full%20Adder를%20통한%204-Bit%20Full%20Adder%20설계_hwp_05_.gif [공학][디지털%20회로설계]%201-Bit%20Full%20Adder를%20통한%204-Bit%20Full%20Adder%20설계_hwp_06_.gif


디지털 회로설계
1. 제목 : 1-Bit Full Adder를 통한 4-Bit Full Adder 설계
2. 개요 :

1) 목적 : 1-bit full adder를 통한 4-bit full adder를 설계하여 adder에 대한 이해도를 높인다.
4. 설계과정

- 4-bit full adder의 truth table

ci xi yi
ci
si
0 0 0
0
0
0 0 1
0
1
0 1 0
0
1
0 1 1
1
0
1 0 0
0
1
1 0 1
1
0
1 1 0
1
0
1 1 1
1
1
위의 진리표를 카르노맵을 이용하여 s와 carry값을 구해보면 다음과 같다. 4 bit인 x와 y를 더하고 출력 4 bit인 s 와carry out을 갖는 시스템이다. 그래서 carry-out은 xi와 yi와 ci의 합이 된다 그리고 출력되는 s 값은 아래에서 올라오는 ci 값과 xi+1, yi+1값의 XOR값이 된다 더 자세한 설명(explanation)은 설계과정에서 하겠다.
(6) 설계한 4-bit full adder를 임의의 x, y 값을 입력하여 waveform을 출력한다.
cin은 4bit 이상의 16 bit 32bit 등의 adder을 만들 때 사용되는데 이와 같은 큰 bit 수를 더하는 adder들을 더할 때 4bit 씩 나눠서 더해줄 때 사용된다 4bit 이상의 adder는 cin에서 cout 까지 가는데 delay가 너무 길기 때문에 회로가 비효율적이다.
`adder_package`
(4) 1bit adder를 package에 위치시키도록 VHDL언어로 로 설계한다.
(2) 최소화한 식으로 1-bit adder을 VHDL 언어로 설계한다.

2) 방법 :
`1-bit adder`
(1) 1 bit adder의 truth table을 구하고 카르노맵을 이용하여 minimization한다. 두개의 1 bit 수에 대한 덧셈은 4개의 가능한 조합이 있는데 결과를 표현하기위해서는 더하는 값들보다 1자릿수가 높은 bit, 즉 2 bit가 필요하다.

(2) Full Adder
Full adder는 half adder와 달리 매 자리 수 계산할 때마다 반올림이 되는지 보고 car…(drop) ry를 계산해야한다.


00
01
11
10
0
0
1
0
1
1
1
0
1
0


00
01
11
10
0
0
0
1
0
1
0
1
1
1


`4 bit ripple carry adder`

1-bit full adder을 4개 이용하여 다음과 같은 4-bit full adder을 만들 수 있다. 이때 입력은 x와 y이며 출력은 s와 반올림 되는 수 c(캐리어)이다. 2진수 덧셈은 사용되는 각 자리의 값들이 0 또는 1을 갖는다. 가장 하위 4bit adder의 cin은 0이지만 상위의 4bit adder로 올라가면 하위 adder에서 올라온 cout이 있을 수 있으므로 1일수도 있고 아닐 수도 있다. 그래서 4bit 씩 끊어서 계산한다. x와 y가 모두 1일 경우 반올림 되는 carry 값을 표현해야 하기 때문이다. 각 bit 위치를 I라고 하면 I에서의 덧셈 연산은 비트 위치 i-1에서 발생하는 carry 입력을 포함해야한다.
(3) 1-bit adder의 waveform을 출력한다.

감상문,독후감 목록

게시물 검색


해당 레포트자료의 저작권은 각 레포트업로더에게 있습니다.
티스토리 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.

Copyright © 티스토리 All rights reserved.
상단으로
모바일 버전으로 보기